GENERATING CIRCUIT FOR MAXIMUM CYCLE STRING SIGNAL

Patent Number:

JP2295215

Publication date:

1990-12-06

Inventor(s):

SUZUKI KEIZO; others: 01

Applicant(s):

TECH RES & DEV INST OF JAPAN DEF AGENCY; others: 01

Requested Patent:

☐ JP2295215

Application Number: JP19890116442 19890510

Priority Number(s):

IPC Classification:

H03K3/84; G01S7/282; G01S7/36

EC Classification:

Equivalents:

JP2967520B2

Abstract

PURPOSE:To improve the anti-interference performance and the secrecy without increasing the scale of a device by using additionally a preset signal generating part, a K-notation counter, and a switch circuit which switches the number of stages of a shift register.

CONSTITUTION: The switch circuits 5 and 6 switch the number (n) of stages and the number (m) of intermediate stages for feedback of an n-stage shift register 1. A K-notation counter circuit 7 secures the synchronization with the pulse modulating cycle of a radar, etc. Then a preset signal generating part 3 is added to set the optional initial value. Thus the signal irregularity is increased from the first since the initial value can be optionally set at the part 3. Furthermore the numbers (n) and (m) of stages of the register 1 can be varied and at the same time the code length and cycle are forcibly changed by the circuit 7. Thus it is possible to improve the anti-interference performance and the secrecy without increasing the scale of a device.

Data supplied from the esp@cenet database - 12

⑩日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 平2-295215

3 Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)12月6日

H 03 K 3/84 G 01 S 7/282 7/36 A A 8626-5 J 8940-5 J 8940-5 J

審査請求 未請求 請求項の数 1 (全5頁)

50発明の名称

最大周期列信号発生回路

②特 頭 平1-116442

②出 願 平1(1989)5月10日

⑫発 明 者

鈴 木

敬 三

東京都国分寺市高木町2-3-32

@発 明 者

北島

耕一

神奈川県鎌倉市上町屋325番地 三菱電機株式会社鎌倉製

作所内

の出 顧 人

防衛庁技術研究本部長

東京都世田谷区池尻1丁目2番24号

⑪出 顋 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

四代 理 人 弁理士 大岩 増雄

外2名

明 細 鬱

1. 発明の名称

最大周期列信号発生回路

2 特許額求の範囲

n 段シフトレジスタと、前記 n 段シフトレジス タの n 段目の出力とその中間段数 m (< n)の出 力を入力し、排他的論理和をとつた出力を前記 n 段シフトレジスタの1段目の入力端にフィードバ ックする排他的論理和回路と、周期Tのクロック パルスを発生し。そのクロックパルスを前記α段 シフトレジスタへ入力させるクロツクパルス発生 部とを備えた最大周期列信号発生回路において。 符号長。周期を可変とするため前記シフトレジス タの段数 a を切換え、かつ前記フィードパックの ためのタップ位置mを切換えるスイッチ回路と. 前記周期Tのクロックパルスと前記シフトレジス タの段数で決定される最大周期列信号の周期を K Tの周期で再現的に発生させるためのK進カウン タと、前記 K 進カウンタの出力を入力し、前記シ フトレジスタの初期値を設定するためのブリセッ

3 発明の詳細な説明

〔産業上の利用分野〕

この発明は通信やレーダなどの耐妨害性や秘匿 性を向上させ得る最大周期列信号の発生回路に関 するものである。

〔従来の技術〕

従来。様々な不規則信号が。通信やレーダなど

の耐妨害性能等の向上のため用いられてかり。 そ の代表的なものとして及大周期列信号がある。

第5図は従来のn次の最大周期列信号発生回路を示す図であり。図において(1)はn段シフトレジスタ。(2)は排他的論理和回路。(3)はリセット信号発生部。(4)はクロックバルス発生部である。

との回路では、n段シフトレジスタ(1)のn段目と、その中間のm段目の出力とを排他的論理和をとり、その出力を・n段シフトレジスタ(1)の1段目の入力にフィートバックナると共に、クロックバルス発生部(4)で発生したのクロックバルスを自合をして、クロックバルスを自合をして、クロックバルスを自合をして、クロックバルスを自合をして、クロックバルスを自合をして、クロックがルスを自合をして、クロックがルスを自合をして、クロックのためのが関がいるでは、のをは、シフィートがツクのための中間の対応では、シフィートの原始多項式の係数に対応で、ないに対象で、シフィートの原始多項式の係数に対応で、クロに対象をは「符号理論」(「スペクトル・サ共著、昭晃堂、1973)かよび「スペクトル

に、時間的に最大周期列信号の周期や信号の符号 (0と1との組合せ)を変化させる場合・シフト レジスタの段数 n ヤフィードバックのための中間 段数 m の位置を変えるために複数個の最大周期列 信号発生回路を備える必要があり装置が大型化す るという問題があつた。

この発明は上記のような課題を解決するために たされたもので、最初から不規則度が高く信号の 周期や符号が可変である最大周期列信号の発生回 路を得ることを目的とする。

[課題を解決するための手段]

この発明に係る最大周期列信号発生回路は、シフトレジスタの段数 n 及びフィードバックのための中間段数 m を切換えるためのスイッチ回路、レーダ等のパルス変調周期と同期をとるための K 追カウンタ回路と任意の初期値設定のためのブリセット回路を設けたものである。

(作用)

この発明における最大周期列信号発生回路は. ブリセット回路で初期値を任意に設定できるため 拡散通信システム(昭和63年5月20日 発行・ 科学技術出版社). 423頁表 6.6 に示されているものが知られている。

[発明が解決しようとする課題]

上記のような従来の最大周期列信号発生回路に おける初期値設定は。リセット信号発生部切にお いてフリップフロップをリセット信号でブリセッ トし. n 段シフトレジスタ(I)の1段目だけに1を 入れる初期値(1.0.0.0.…0)が用いられて いた。このためシフトレジスタの段数ヵが大きく なると第 6 図(b)に示すように切期の当分の期間 □ が続き不規則度が低い信号となるという問題点が あつた。また、レーダ等に適用する場合、レーダ のパルス変調の周期と最大周期列信号の周期が非 同期ではスプリアスが発生するため互いに同期を とる必要がある。しかしn次の最大周期列信号の 周期は(2ⁿ-1) T であり、 レーダの距離性能. ドップラ検出性能などにより決定されるパルス幅。 パルス繰返し周期と同期をとることが困難である という問題点があつた。更に、秘匿性向上のため

最初から信号の不規則度が高く、更に、シフトレジスタの段数 n と中間段数 m の値が変化できると共に K 進カウンタで強制的に符号長や周期を変えることにより、接踵を大型化することなく耐妨害性や秘匿性を向上できる最大周期列信号を発生する。

〔與施例〕

第1図はこの発明の一実施例を示す図であり。
(1)はn段シフトレジスタ。(2)は排他的論理和回路。
(3)はブリセット信号発生部。(4)はクロックバルス発生部。(5)はシフトレジスタの段数を切換えるためのスイッチ回路。(6)はフイードバックのためのタップ位置を切換えるためのスイッチ回路。(7)は
K進カウンタ。(8)は制御部である。

制御部(8)は第2図に示すように、CPU(81)。 メモリ(82)。第1の専用演算器(83)。第2の専用 演算器(84) 及びI/O(入出力)コントローラ (85)で存成されバス(86) により互いに接続されている。

との制御部(8)の動作フローは第3図のフローチ

ャートに示す通りであり、通信やレーダの諸元に 適合した最大周期列信号の形式、すなわち、信号 の周期や符号の組合せを決定するための演算並び にその周期や符号の組合せのスケジュールリング (時間的な変化のさせ方)を行う。

第3図のフローチャートにしたがつて、との発明による最大周期間号発生回路の動作を説明する。まず、通信装置やレーダ装置の諸元を「1/0コントロラ(85)を通して読みみメモリ(82)に記憶された諸元を用いてシフトレジスタ(1)の段数に立たが、1/0コントロラ(85)を通して、シフトロシスタ(1)の段数には「1/0の段数を切換えるためのスイッチ回路を切換えるためのスイッチ回路を切換えるためのスイッチ回路を切換えるためのスイッチ回路を切換えるためのスイッチ回路を切換えるためのスイッチ回路を切換えるためのスイッチ回路を対して、それぞれのスイッチの路を動作させシフトレジスタ(1)の段数を「に、チップ位置をm. とのメモリ(82)に記憶された諸元、すなわち、レーダのバルス繰返し周期(通信

上記手順により励作を始めた最大周期列信号発生回路は第4図(a)に示すようにクロックバルスが K個毎に、第4図(b)のような K 進カウンタ(7)のオーバフローバルスが生じ K 進カウンタ(7)及びブリセット信号発生部(3)それぞれがリセット及び第4図(c)のようにブリセットされて初期状態に戻り、パロシフトレジスタ(1)で発生する最大周期列信号の周期(2^{n'}-1)Tから第4図(d)に示すように K T の周期分だけ抽出する。

このように、2値乱数などを用いて得られた初期値をプリセットして得られる n'次 最大周期列信 号は、最初から不規則度が高い。しかも、通信やレーダなどの諸元に合せて互いの同期がとれる。 カウンタの進数 K を決め、プリセット信号が生じる毎に、丁なわち、K T (< (2^{n'}-1) T) の周期で再現的に n'次 最大周期発生するスプリアスの発生が抑えられる。 また、時間的に m または n'と m を同時に変えるとかにより、発生する信号の符号の組合せや符号とが

ではデータ周期) r を用いて。(2^{n'}-1) T≥ r を満足するシフトレジスタ(1)の段数パを設定し. との n'に対応した n'次の原始多項式の係数からを ップ位置mを専用領算器(83)を用いて決定する。 この値 n'及びmは I / O コントローラ (85)を通し て、シフトレジスタ(1)の段数を切換えるためのス イッチ回路(5)及びフィードバックのためのタップ 位置を切換えるためのスイッチ回路(6)に送られ、 それぞれのスイッチ回路を動作させシフトレジス ォ(1)の段数をn'に、タッブ位置をmに切換える(ステップハ)。次に、シフトレジスタ(1)の初期値 を第2の専用演算器(84)(例えば、2値乱数発生 器)により設定し、 1/0 コントローラ(85)を通 してブリセット信号発生部(3)に送ると共に、ブリ セット指令によりシフトレジスタ(1)へ初期値とし てブリセットする(ステップニ)。 上記のように 初期設定が完了した後、 I/O コントローラ (85) を通してK進カウンタ(7)をリセットし(ステップ ホ)、更化、クロックパルス発生部(4)を起動させ る(ステップへ)。

変えられるため、相手側に信号解析する時間的余 裕が少なくなり秘匿性や耐妨害性が向上する。

なか、上記説明ではフィードバックのためのタップ数がひとつの場合について述べたが、複数の場合についても同様に適用できる。また、制御のために専用演算器を用いた場合について述べたが、複数個のCPUで演算する場合についても同様に適用できる。

(発明の効果)

以上のように、この発明によれば、従来の最大周期列信号を発生させる回路にブリセット信号発生部、K進カウンタ。シフトレジスタの段数を切換えるスイッチ回路を付加することにより、接置を大型化することなく通信やレーダなどの諸元に適合した初期特性の良好を侵大周期列信号発生回路を提供できるという効果がある。

4 図面の簡単な説明

第1図はこの発明による最大周期列信号発生回路の一実施例を示すプロック図、第1図はこの発明の信号発生回路の制御部の一実施例を示すプロ


ック図、第3図はこの制御部の動作を説明するフローチャート。第4図はこの発明の信号発生回路で発生した信号波形の例を示す図。第5図は従来の最大周期列信号発生回路を示すブロック図。第6図はこの信号発生回路で発生した信号波形の例を示す図である。

図中。(1)はn段シフトレジスタ。(2)は排他的論理和回路。(3)はブリセット信号発生部。(4)はクロックパルス発生部。(5)。(6)はスイッチ回路。(7)はK進カウンタ。(8)は制御部である。


なか. 図中同一あるいは相当部分には同一符号 を付して示してある。

代理人 大 岩 增 堆

第 2 図



第 1 図



第 3 図

